Módulo GE Fanuc SR750-P5-G5-S5-HI-A20-G

GE Fanuc SR750-P5-G5-S5-HI-A20-G Nuevo módulo

Descripción

Las salidas se exploran durante la parte de exploración de salida del barrido, inmediatamente después de la solución lógica. Las salidas se actualizan utilizando datos de la memoria %Q (para salidas discretas) y %AQ (para salidas analógicas), según corresponda. Si el módulo de comunicaciones Genius está configurado para transmitir datos globales, los datos de la memoria %G se envían al GCM, GCM+ o GBC. Los escaneos de salida Serie 90-20 y Micro incluyen solo salidas discretas. Durante el escaneo de salida, todos los módulos de salida de las Series 90-30 se escanean en orden de dirección de referencia ascendente. Si la CPU está en el modo STOP y la CPU está configurada para no escanear E/S durante el modo STOP, se omite el escaneo de salida. El escaneo de salida se completa cuando todos los datos de salida se han enviado a todos los módulos de salida de las Series 90-30.

Se realiza un cálculo de suma de comprobación en el programa de usuario al final de cada barrido. Dado que llevaría demasiado tiempo calcular la suma de comprobación de todo el programa, puede especificar el número de palabras de 0 a 32 que se comprobarán en la pantalla de detalles de la CPU. Si la suma de verificación calculada no coincide con la suma de verificación de referencia, se activa el indicador de excepción de falla de la suma de verificación del programa. Esto hace que se inserte una entrada de fallo en la tabla de fallos del PLC y que el modo del PLC cambie a STOP. Si el cálculo de la suma de verificación falla, la ventana de comunicaciones del programador no se ve afectada. 

GE Fanuc En stock

Te podría gustar